## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-087986

(43) Date of publication of application: 12.04.1991

(51)Int.CI.

G06G 7/18 G06F 7/544

(21)Application number: 01-226113

(71)Applicant: NEC ENG LTD

(22)Date of filing:

30.08.1989


(72)Inventor: IMAEDA YOSHITERU

## (54) INTEGRATOR

### (57)Abstract:

PURPOSE: To minimize an error after integration by feeding back a sampling error part to an input.

CONSTITUTION: Instead of a noise generator in the conventional integrator, a delay device 4 provided on the output of an adder 1, a D/A converter 5 provided on the output of an A/D converter 2, and a differentiator 6 which subtrates the output of the D/A converter from the output of the delay device 4 and inputs it to an adder 1, are provided. And, the delay device 4 has the delay time from the A/D converter 2 to the output of the D/A converter 5, only the difference error part of the sampling error at the A/D converter 2 is taken out by the differentiator 6, and is fed back through the adder 1 to the input. This, the error after the integration is made smaller, and the integration time is shortened to obtain the necessary accuracy.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### ⑩ 日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

# ◎ 公開特許公報(A) 平3−87986

@Int.Cl.5

識別記号

庁内整理番号

❸公開 平成3年(1991)4月12日

G 06 G 7/18 G 06 F 7/544 E 6945-5B A 7056-5B

審査請求 未請求 請求項の数 1 (全3頁)

9発明の名称 積分器

②特 願 平1-226113

❷出 願 平1(1989)8月30日

**⑰発明者 今枝** 

養 輝

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

⑦出 顧 人 日本電気エンジニアリ

東京都港区西新橋 3 丁目20番 4号

ング株式会社

砂代 理 人 弁理士 内 原 晋

明 細 書

1. 発明の名称 積分器

### 2. 特許請求の範囲

A/D変換器によりディジタル変換したデータをディジタル積分する積分器において、ディジタル変換したデータを再度アナログ変換するD/A変換器と、このD/A変換器の出力信号とこの出力信号が前記A/D変換器への入力となったときの入力信号とから差分を検出する差分器と、この差分器の出力を前記A/D変換器の入力へフィードバックする加算器とを有することを特徴とする積分器。

### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は複分器、特にアナログ信号をディジタル化して複分を行なう積分器に関する。

#### 〔従来の技術〕

従来、この種の積分器は、第2図に構成図を示すように、ノイズ発生器9と、ノイズ発生器9の出力と入力アナログ信号7とを加算する加算器1と、加算器1の出力をA/D変換するA/D変換器2と、A/D変換器2の出力を積分するディジタル積分器3とにより構成されている。

第2図において、入力アナログ信号 7 を x 。、 A/D変換器 2 の出力を X 。、サンプリング誤差 を Δ x 。、ディジタル積分器 3 の出力を Z a とす ると、ノイズを入れない場合は

$$Z = \stackrel{\cdot}{\Sigma} X = \stackrel{\cdot}{\Sigma} x - \stackrel{\cdot}{\Sigma} \Delta x$$

但し、a は積分を始めるポイント、 b は積分時間、 x 。は自然数、 X 。 = x 。 - Δ x 。、 - 0.5 < Δ x 。 < 0.5 、 X 。 は 整数。

となり、 Ax.分の誤差を持つ。サンプリング 誤差は入力によっては可成り偏寄った値となり、 複分器の出力によりx.の平均をとるときなどは、 X。に比べてあまり精度が上がらない。 これは  $|\ell$  im  $\Sigma \Delta x$ 。 | が必ずしも 1 以下にはならないからである。

ノイズN。を入れるとΔx。は拡散されるので

$$Z = \sum_{i=1}^{n} X_i = \sum_{i=1}^{n} X_i - \sum_{i=1}^{n} N'$$

但し、N'<sub>1</sub>=N<sub>1</sub>+Δx<sub>1</sub>-a、aは任意の整 数、-0.5<N'<sub>1</sub><0.5。

となる。この場合は $|\ell$  im  $\sum_{n=1}^{\infty} N'$ 。|<1 となるので積分時間 b を大きくとる、即ちサンブル数を大きくとれば

$$\frac{Z}{b} = \frac{\sum_{i=1}^{b} x_{i}}{b}$$

となり、精度を上げることができる。

### [発明が解決しようとする課題]

上述した従来のA/D変換器を用いた複分器は、 ノイズを加えてサンプル数を可成り大きくとらな いと演算時の精度が上らないという欠点がある。

#### [課題を解決するための手段]

のみ取出され、加算器 1 を介して入力にフィード バックされる。

A/D変換器 2 で発生するサンプリング誤差を Δx., 入力アナログ信号 7 をx.とすると、加算 器 1 の出力 x 、は

 $x' = x + \Delta x = 1$ 

A/D変換器 2 の出力をX<sub>\*</sub>= x'<sub>\*</sub>- Δ x<sub>\*</sub>とすると(但し、- 0.5 < Δ x<sub>\*</sub> < 0.5)、ディジタル 積分器 3 の出力 2 a は

$$Z = \sum_{n=0}^{\infty} X_n = \sum_{n=0}^{\infty} (x'_n - \Delta x_n)$$

$$= \sum_{n=0}^{\infty} (x_n + \Delta x_{n-1} - \Delta x_n)$$

$$= \sum_{n=0}^{\infty} x_n + (\Delta x_{n-1} - \Delta x_{n+1})$$

となる。ここで-1<Δx<sub>0-1</sub><Δx<sub>0+0</sub><1である。従って、2<sub>0</sub>はサンブル数に拘らず、常に誤差は1以下となるので最小限のサンブル数で最大限の精度を得ることができる。

#### 〔発明の効果〕

以上説明したように本発明は、サンプリング誤

本発明の複分器は、A/D変換器によりディジタル変換したデータをディジタル複分する複分器とにおいて、ディジタル変換したデータを再度アナログ変換するD/A変換器と、このD/A変換器への出力信号とこの出力信号が前記A/D変換器への入力となったときの入力信号とから差分を検出する差分器と、この差分器の出力を前記A/D変換器の入力へフィードバックする加算器とを有することにより構成される。

#### 〔実施例〕

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例の構成図で、第2図 の従来の積分器においてノイズ発生器9の代りに、 加算器1の出力に設けた遅延器4と、A/D変換器2の出力に設けたD/A変換器5と、遅延器4 の出力からD/A変換器5の出力を差引き加算器 1に入力する差分器6とが設けられている。遅延器4はA/D変換器2からD/A変換器5の出力 までの遅延時間を有していて、A/D変換器2で 起きたサンプリング誤差は差分器6により誤差分

差分を入力へフィードバックすることにより、積分した後の誤差を最小限にすることができる効果がある。また誤差を小さくできることにより、必要な精度を出すために積分時間を短かくできるという効果がある。

#### 4. 図面の簡単な説明

第1 図は本発明の一実施例の構成図、第2 図は 従来のA/D変換器を用いた積分器の構成図である。

1 ……加算器、2 …… A / D 変換器、3 …… ディジタル積分器、4 ……遅延器、5 …… D / A 変換器、6 ……差分器。

代理人 弁理士 内 原 智

